## **EXCHANGE DEVICE AND METHOD OF SYSTEM SWITCHING**

**Publication number:** 

JP2001345812

Publication date:

2001-12-14

Inventor:

**NATORI HIDEO** 

Applicant:

MITSUBISHI ELECTRIC CORP

Classification:

- international:

H04L12/28; H04L12/28; (IPC1-7): H04L12/28

- European:

Application number:

JP20000160933 20000530


Priority number(s):

JP20000160933 20000530

Report a data error here

## Abstract of JP2001345812

PROBLEM TO BE SOLVED: To solve the problem in the conventional exchange devices that data buffered in an active system processing part are abandoned, when cutting the line of transmitting/receiving by the active system processing part in the case of system switching. SOLUTION: When switching system, an active system processing part 1 stops receiving a cell, continuously transmits a buffered cell to be transmitted, counts the number of received cells and transmitted cells and counts the number of buffered cells. When switching system, however, a reserve system processing part 2 starts to receive a cell and starts transmitting cells, which are buffered in the reserve system processing part 2, to be transmitted after the counting value of cells, which are buffered in the active system processing part 1 to be transmitted becomes 'O'.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-345812 (P2001-345812A)

(43)公開日 平成13年12月14日(2001.12.14)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

H 0 4 L 12/28

H04L 11/20

D 5K030

С

審査請求 未請求 請求項の数8 OL (全 9 頁)

(21)出願番号

(22)出願日

特願2000-160933(P2000-160933)

平成12年5月30日(2000.5.30)

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 名取 英男

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100066474

弁理士 田澤 博昭 (外1名)

Fターム(参考) 5K030 GA11 HA10 HB14 HB17 HB29


KA03 KA11 MD02

## (54) 【発明の名称】 交換装置および系切替方法

#### (57)【要約】

【課題】 系切替の場合において、現用系処理部が送受信の回線を切断する際に、現用系処理部にバッファリングされているデータが廃棄されてしまっていた。

【解決手段】 現用系処理部1では、系切替時に、セルの受信を停止するとともに、バッファリングされた送信すべきセルの送信を継続し、受信したセルおよび送信したセルの数をカウントしてバッファリングされているセルの数をカウントする。一方、予備系処理部2では、系切替時に、セルの受信を開始するとともに、現用系処理部1にバッファリングされている送信すべきセルのカウント値が0になった後、予備系処理部2にバッファリングされた送信すべきセルの送信を開始する。



## 【特許請求の範囲】

【請求項1】 現用系処理部と、予備系処理部と、前記 現用系処理部から前記予備系処理部へ処理を切り替える 系切替制御部とを有する交換装置において、

前記現用系処理部は、第1のバッファと、前記系切替制 御部による系切替時にセルまたはパケットの受信を停止 する受信ゲート制御部と、前記系切替制御部による系切 替時に、前記第1のバッファにバッファリングされた送 信すべきセルまたはパケットの送信を継続する送信ゲー ト制御部と、前記受信ゲート処理部により受信されたセ 10 替方法。 ルまたはパケット並びに前記送信ゲート処理部により送 信されるセルまたはパケットの数をカウントして第1の バッファにバッファリングされているセルをカウントす るカウンタとを有し、

前記予備系処理部は、第2のバッファと、前記系切替制 御部による系切替時にセルまたはパケットの受信を開始 する受信ゲート制御部と、前記系切替制御部による系切 替時に前記現用系処理部のカウンタのカウント値が 0 に なった後、前記第2のバッファにバッファリングされた 送信すべきセルまたはパケットの送信を開始する送信ゲ ート制御部とを有することを特徴とする交換装置。

【請求項2】 系切替制御部による系切替開始時からの 時間を計測するタイマを備え、

現用系処理部の送信ゲート制御部は、前記タイマの値が 所定の値になると、送信すべきセルまたはパケットの送 信を停止し、

予備系処理部の送信ゲート制御部は、前記タイマの値が 所定の値になると、送信すべきセルまたはパケットの送 信を開始することを特徴とする請求項1記載の交換装 置。

【請求項3】 ヘッダ内容が所定の内容であるセルまた はパケットのみを前記送信すべきセルまたはパケットと することを特徴とする請求項1記載の交換装置。

【請求項4】 CLPビットが所定の値であるセルのみ を前記送信すべきセルとすることを特徴とする請求項3 記載の交換装置。

【請求項5】 VPIが所定の値であるセルのみを前記 送信すべきセルとすることを特徴とする請求項3記載の 交換装置。

送信すべきセルとすることを特徴とする請求項3記載の 交換装置。

【請求項7】 VPIおよびVCIがそれぞれ所定の値 であるセルのみを前記送信すべきセルとすることを特徴 とする請求項3記載の交換装置。

【請求項8】 系切替制御部により現用系処理部から予 備系処理部へ処理を切り替える系切替方法において、 前記現用系処理部では、前記系切替制御部による系切替 時に、セルまたはパケットの受信を停止するとともに、

送信を継続し、受信したセルまたはパケット並びに送信 したセルまたはパケットの数をカウントしてバッファリ ングされているセルの数をカウントし、

前記予備系処理部では、前記系切替制御部による系切替 時に、セルまたはパケットの受信を開始するとともに、 前記現用系処理部にバッファリングされている送信すべ きセルまたはパケットのカウント値が0になった後、前 記予備系処理部にバッファリングされた送信すべきセル またはパケットの送信を開始することを特徴とする系切

# 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、例えば通信ネッ トワークに使用されるATM(Asynchronous Transfer Mode) 交換装置に適用され、系切替制御部により現用系 処理部から予備系処理部へ処理を切り替える交換装置お よび系切替方法に関するものである。

## [0002]

20

【従来の技術】図5は、ATMセルのスイッチング回路 を二重化した従来の交換装置の構成を示すブロック図で ある。図において、101は受信用データバス5を介し てATMセルを受信し、送信用データバス4を介してA TMセルを送信する現用系処理部であり、102は受信 用データバス5を介してATMセルを受信し、送信用デ ータバス4を介してATMセルを送信する予備系処理部 であり、3は現用系処理部101から予備系処理部10 2へ処理を切り替える系切替制御部である。

【0003】現用系処理部101において、11はAT Mセルを一時的に記憶するセルバッファであり、12は 30 ATMセルの交換を実行するATMセルスイッチング回 路であり、13Aは現用系の送信用の制御信号およびデ ータについてのゲート制御を実行する送信ゲート制御部 であり、14Aは現用系の受信用の制御信号およびデー タについてのゲート制御を実行する受信ゲート制御部で ある。

【0004】予備系処理部102において、11はAT Mセルを一時的に記憶するセルバッファであり、12は ATMセルの交換を実行するATMセルスイッチング回 路であり、13Bは予備系の送信用の制御信号およびデ 【請求項6】 VCIが所定の値であるセルのみを前記 40 ータについてのゲート制御を実行する送信ゲート制御部 であり、14日は予備系の受信用の制御信号およびデー タについてのゲート制御を実行する受信ゲート制御部で ある。

【0005】次に動作について説明する。通常動作時に おいては、現用系処理部101の受信ゲート制御部14 Aが受信用データバス5からATMセルを受信し、AT Mセルスイッチング回路12に供給する。ATMセルス イッチング回路12は、そのATMセルをセルバッファ 11に一旦記憶してから他のVP (Virtual Path) やV バッファリングされた送信すべきセルまたはパケットの 50 C (Virtual Channel)のATMセルとして送信ゲート制

るものである。

御部13Aに供給する。送信ゲート制御部13Aは、そ のATMセルを送信用データバス4に送出する。

【0006】そして、系切替制御部3より系切替指示が あると、現用系処理部101の送信ゲート制御部13A は、ATMセルスイッチング回路12から送信用データ バス4へのデータおよび制御信号の回線を切断し、現用 系処理部101の受信ゲート制御部14Aは、受信用デ ータバス5からATMセルスイッチング回路12へのデ ータおよび制御信号の回線を切断する。

【0007】一方、予備系処理部102の送信ゲート制 10 ンタのカウント値が0になった後、第2のバッファにバ 御部13Bは、ATMセルスイッチング回路12から送 信用データバス4へのデータおよび制御信号の回線を接 続し、予備系処理部102の受信ゲート処理部14B は、受信用データバス5からATMセルスイッチング回 路12へのデータおよび制御信号の回線を接続する。

【0008】このようにして、二重化された従来の交換 装置において系切替が実行される。なお、その他、従来 の交換装置としては例えば特開平6-6372号公報に 記載のものがある。

#### [0009]

【発明が解決しようとする課題】従来の交換装置は以上 のように構成されているので、系切替の場合において、 現用系処理部101が送受信のデータおよび制御信号の 回線を切断する際に、現用系処理部101のセルバッフ ァ11にバッファリングされているデータが廃棄されて しまい、ビットエラーが発生して例えば音声データとい ったリアルタイム性を要求されるデータ伝送の品質が低 下してしまう(音声データの場合、雑音や音飛びが発生 してしまう)などの課題があった。

めになされたもので、現用系処理部では、系切替制御部 による系切替時に、セルまたはパケットの受信を停止す るとともに、バッファリングされた送信すべきセルまた はパケットの送信を継続し、受信したセルまたはパケッ ト並びに送信したセルまたはパケットの数をカウントし てバッファリングされているセルの数をカウントし、予 備系処理部では、系切替制御部による系切替時に、セル またはパケットの受信を開始するとともに、現用系処理 部にバッファリングされている送信すべきセルまたはパ ケットのカウント値が0になった後、予備系処理部にバ 40 ッファリングされた送信すべきセルまたはパケットの送 信を開始するようにして、系切替の場合にバッファにバ ッファリングされたデータが廃棄されることを抑制する ことができる交換装置および系切替方法を得ることを目 的とする。

#### $[0\ 0\ 1\ 1]$

【課題を解決するための手段】この発明に係る交換装置 は、第1のバッファと、系切替制御部による系切替時に セルまたはパケットの受信を停止する受信ゲート制御部 バッファリングされた送信すべきセルまたはパケットの 送信を継続する送信ゲート制御部と、受信ゲート処理部 により受信されたセルまたはパケット並びに送信ゲート 処理部により送信されるセルまたはパケットの数をカウ ントして第1のバッファにバッファリングされている正 味のセルをカウントするカウンタとを現用系処理部に有 し、第2のバッファと、系切替制御部による系切替時に セルまたはパケットの受信を開始する受信ゲート制御部 と、系切替制御部による系切替時に現用系処理部のカウ ッファリングされた送信すべきセルまたはパケットの送

【0012】この発明に係る交換装置は、系切替制御部 による系切替開始時からの時間を計測するタイマを備 え、タイマの値が所定の値になると、現用系処理部の送 信ゲート制御部が送信すべきセルまたはパケットの送信 を停止し、予備系処理部の送信ゲート制御部が送信すべ きセルまたはパケットの送信を開始するものである。

信を開始する送信ゲート制御部とを予備系処理部に有す

【0013】この発明に係る交換装置は、ヘッダ内容が 20 所定の内容であるセルまたはパケットのみを前記送信す べきセルまたはパケットとするものである。

【0014】この発明に係る交換装置は、CLPビット が所定の値であるセルのみを前記送信すべきセルとする ものである。

【0015】この発明に係る交換装置は、VPIが所定 の値であるセルのみを前記送信すべきセルとするもので

【0016】この発明に係る交換装置は、VCIが所定 【0010】この発明は上記のような課題を解決するた 30 の値であるセルのみを前記送信すべきセルとするもので

> 【0017】この発明に係る交換装置は、VPIおよび VCIがそれぞれ所定の値であるセルのみを前記送信す べきセルとするものである。

> 【0018】この発明に係る系切替方法は、現用系処理 部では、系切替制御部による系切替時に、セルまたはパ ケットの受信を停止するとともに、バッファリングされ た送信すべきセルまたはパケットの送信を継続し、受信 したセルまたはパケット並びに送信したセルまたはパケ ットの数をカウントしてバッファリングされているセル の数をカウントし、予備系処理部では、系切替制御部に よる系切替時に、セルまたはパケットの受信を開始する とともに、現用系処理部にバッファリングされている送 信すべきセルまたはパケットのカウント値が0になった 後、予備系処理部にバッファリングされた送信すべきセ ルまたはパケットの送信を開始するものである。

#### [0019]

【発明の実施の形態】以下、この発明の実施の一形態を 説明する。

と、系切替制御部による系切替時に、第1のバッファに 50 実施の形態1. 図1はこの発明の実施の形態1による交

換装置の構成を示すブロック図である。図において、1 は受信用データバス5を介してATMセルを受信し、送 信用データバス4を介してATMセルを送信する現用系 処理部であり、2は受信用データバス5を介してATM セルを受信し、送信用データバス4を介してATMセル を送信する予備系処理部であり、3は現用系処理部1か ら予備系処理部2へ処理を切り替える系切替制御部であ

【0020】現用系処理部1において、11はATMセ ルを一時的に記憶するセルバッファ (第1のバッファ) であり、12はATMセルの交換を実行するATMセル スイッチング回路であり、13は現用系の送信用の制御 信号およびデータについてのゲート制御を実行する送信 ゲート制御部であり、14は現用系の受信用の制御信号 およびデータについてのゲート制御を実行する受信ゲー ト制御部であり、21Aは、受信ゲート制御部14によ り受信されたセルおよび送信ゲート制御部13により送 信されたセルをカウントしてセルバッファ11にバッフ ァリングされているセルをカウントし、系切替制御部3 より系切替指示を受け取ると、受信ゲート制御部14に よるセルの受信を停止させ、かつ、セルバッファ11に バッファリングされた送信すべきセルの送信ゲート制御 部13による送信を継続させるセルカウンタ (カウン タ) である。

【0021】予備系処理部2において、11はATMセ ルを一時的に記憶するセルバッファ (第2のバッファ) であり、12はATMセルの交換を実行するATMセル スイッチング回路であり、13は予備系の送信用の制御 信号およびデータについてのゲート制御を実行する送信 ゲート制御部であり、14は予備系の受信用の制御信号 およびデータについてのゲート制御を実行する受信ゲー ト制御部であり、21Bは、受信ゲート制御部14によ り受信されたセルおよび送信ゲート制御部13により送 信されたセルをカウントしてセルバッファ11にバッフ ァリングされているセルをカウントし、系切替制御部3 より系切替指示を受け取ると、受信ゲート制御部14に よるセルの受信を開始させ、かつ、現用系処理部1のセ ルバッファ11にバッファリングされた送信すべきセル がなくなった後に、予備系処理部2のセルバッファ11 にバッファリングされた送信すべきセルの送信ゲート制 40 御部13による送信を開始させるセルカウンタ(カウン タ) である。

【0022】次に動作について説明する。通常動作時に おいては、現用系処理部1の受信ゲート制御部14が受 信用データバス5を介してATMセルを受信し、ATM セルスイッチング回路12に供給する。ATMセルスイ ッチング回路12は、そのATMセルをセルバッファ1 1に一旦記憶してから他のVPやVCのATMセルとし て送信ゲート制御部13に供給する。送信ゲート制御部

続させる。

30

【0023】このとき、セルカウンタ21Aは、受信ゲ ート制御部14により受信されたセルおよび送信ゲート 制御部13により送信されたセルをカウントしてセルバ ッファ11にバッファリングされているセルをカウント する。すなわち、現用系処理部1がセルを受信した場 合、セルカウンタ21Aはカウントアップし、現用系処 理部1がセルを送信した場合、セルカウンタ21Aはカ ウントダウンする。このようにして、セルカウンタ21 10 Aは、セルバッファ11にバッファリングされているセ ルをカウントする。なお、セルの有無は、一般的にセル の先頭を示す制御信号が送受信の際に使用されるのでこ の制御信号をモニタすればよい。このような制御信号と しては、例えば、ATMフォーラム標準のUTOPIA (Universal Test and Operations PHYinterface for A TM) 方式におけるTxSOC、RxSOCなどがある。 【0024】そして、系切替制御部3より系切替指示が あると、予備系処理部2のセルカウンタ21Bは、送受 信セルのカウントを開始するとともに、受信ゲート制御 部14に、受信用データバス5からのセルの受信を開始 させ、受信用データバス5からATMセルスイッチング

【0025】一方、現用系処理部1のセルカウンタ21 Aは、系切替制御部3より系切替指示があると、受信ゲ ート制御部14に、現在受信中のセルの受信が完了した 時点でセルの受信を停止させ、受信用データバス5から ATMセルスイッチング回路12への受信用の制御信号 およびデータの回線を切断させる。

回路12への受信用の制御信号およびデータの回線を接

【0026】この時点では、現用系処理部1はセルの送 信のみを実行し、予備系処理部2はセルの受信のみを実 行している。したがって、この時点では、現用系処理部 1のセルカウンタ21Aの動作はカウントダウンのみに なり、予備系処理部2のセルカウンタ21Bの動作はカ ウントアップのみになる。

【0027】その後、現用系処理部1のセルカウンタ2 1 A のカウント値が 0 になった時点で、セルカウンタ 2 1 Aは、その旨を予備系処理部2のセルカウンタ21B に通知するとともに、現用系処理部1の送信ゲート制御 部13に、ATMセルスイッチング回路12から送信用 データバス4への送信用の制御信号およびデータの回線 を切断させる。そして、予備系処理部2のセルカウンタ 21 Bは、その旨の通知を受け取ると、予備系処理部2 の送信ゲート制御部13に、セルの送信を開始させ、A TMセルスイッチング回路12から送信用データバス4 への送信用の制御信号およびデータの回線を接続させ

【0028】なお、現用系処理部1から送信用データバ ス4への送信トラヒックよりも受信用データバス5から 13は、そのATMセルを送信用データバス4に送出す 50 予備系処理部2への受信トラヒックが極端に多い場合、

20

現用系処理部1にバッファリングされたセルの送信が完 了するまでの期間に、予備系処理部2でセル廃棄が発生 する可能性がある。この場合、現用系処理部1のセルバ ッファ11にバッファリングされているセルの数より予 備系処理部2で廃棄されるセルの数が多い可能性が高い ので、予備系処理部2のセルカウンタ21Bは、予備系 処理部2にバッファリングされているセルの数が所定の 許容値を超えたときに、その旨を現用系処理部1のセル カウンタ21Aに通知するとともに、ATMセルスイッ チング回路12から送信用データバス4への回線を接続 10 させ、現用系処理部1のセルカウンタ21Aは、その旨 の通知を受け取ると、送信ゲート制御部13に、ATM セルスイッチング回路12から送信用データバス4への 回線を切断させるようにして、系切替を完了する。

【0029】以上のように、この実施の形態1によれ ば、現用系処理部1では、系切替制御部3による系切替 時に、セルの受信を停止するとともに、バッファリング された送信すべきセルの送信を継続し、受信したセルお よび送信したセルの数をカウントしてバッファリングさ れているセルの数をカウントし、予備系処理部2では、 系切替制御部3による系切替時に、セルの受信を開始す るとともに、現用系処理部1にバッファリングされてい る送信すべきセルのカウント値が0になった後、予備系 処理部2にバッファリングされた送信すべきセルの送信 を開始するようにしたので、二重化されたATMセルス イッチング回路の系切替の場合にバッファリングされた データが廃棄されることを抑制することができ、例えば 音声データの場合には、雑音や音飛びの発生を抑制する ことができるという効果が得られる。

【0030】また、系切替の際に回線障害などの理由に 30 よりATMセルスイッチング回路からの送信スループッ トが低下した際に、装置全体として廃棄するセルの数を 低減することができるという効果が得られる。

【0031】さらに、この実施の形態1によれば、AT Mセルスイッチング回路として汎用のLSIなどを使用 することができ、安価に装置を製造することができると いう効果が得られる。

【0032】実施の形態2. 図2はこの発明の実施の形 態2による交換装置の構成を示すブロック図である。図 において、22は系切替制御部3による系切替開始時か らの時間を計測する系切替タイマ(タイマ)である。な お、図2におけるその他の構成要素については実施の形 態1によるものと同様であるので、その説明を省略す る。

【0033】次に動作について説明する。現用系処理部 1のセルカウンタ21Aは、系切替タイマ22の値が所 定の値になると、送信ゲート制御部13に、セルの送信 を停止させる。

【0034】一方、予備系処理部2のセルカウンタ21 Bは、系切替タイマ22の値が所定の値になると、送信 50 類のセルの廃棄のみを抑制し、系切替に要する時間を短

ゲート制御部13に、セルの送信を開始させる。

【0035】なお、その他の動作については実施の形態 1によるものと同様であるので、その説明を省略する。

【0036】以上のように、この実施の形態2によれ ば、系切替制御部3による系切替開始時から所定の時間 が経過した場合に系切替を強制的に実行するので、回線 障害などの何らかの原因により現用系処理部1のセル送 信が行われず、予備系処理部2のセル送信が開始されな い場合にも、強制的に系切替がなされ、良好に系切替が 実行され、結果的に、廃棄するセルの数を低減すること ができるという効果が得られる。

【0037】実施の形態3.図3はこの発明の実施の形 態3による交換装置の構成を示すブロック図である。図 において、31は送信するセルおよび受信したセルのへ ッダ内容を調べ、所定のフィールドの値が所定の値であ るか否かを判断するヘッダ検出部である。なお、図3に おけるその他の構成要素については実施の形態1による ものと同様であるので、その説明を省略する。

【0038】次に動作について説明する。現用系処理部 1のヘッダ検出部31は、送信するセルおよび受信した セルのヘッダ内容を調べ、CLP (Cell Loss Priorit v) ビットの値が 0 であるか否かを判断する。現用系処 理部1のセルカウンタ21Aは、ヘッダ検出部31によ りCLPビットの値が0であると判断されたセル(すな わち優先度の高いセル) のみをカウントする。

【0039】そして、現用系処理部1のセルカウンタ2 1 Aは、系切替制御部3からの系切替指示を受け取る と、バッファリングされているCLPビットの0である セルがなくなった時点で、その旨を予備系処理部2のセ ルカウンタ21Bに通知するとともに、送信ゲート制御 部13に、ATMセルスイッチング回路12から送信用 データバス4への送信用の制御信号および主データの回 線を切断させる。なお、バッファリングされているCL Pビットの1であるセルは、切断後、廃棄するようにし てもよい。

【0040】そして、予備系処理部2のセルカウンタ2 1 B は、その旨の通知を受け取ると、送信ゲート制御部 13に、セルの送信を開始させ、ATMセルスイッチン グ回路12から送信用データバス4への送信用の制御信 40 号および主データの回線を接続させる。

【0041】なお、その他の動作については実施の形態 1によるものと同様であるので、その説明を省略する。 【0042】以上のように、この実施の形態3によれ

ば、現用系処理部1では、系切替制御部3による系切替 時に、ヘッダ内容が所定の内容であるセルのみの送信を 継続し、予備系処理部2では、系切替制御部3による系 切替時に、現用系処理部1にバッファリングされたその セルがなくなった後、予備系処理部2にバッファリング されたセルの送信を開始するようにしたので、所定の種

-5-

縮することができるという効果が得られる。

【0043】また、この実施の形態3によれば、現用系 処理部1では、系切替制御部3による系切替時に、ヘッ ダのCLPビットが0であるセルのみの送信を継続し、 予備系処理部2では、系切替制御部3による系切替時 に、現用系処理部1にバッファリングされたそのセルが なくなった後、予備系処理部2にバッファリングされた セルの送信を開始するようにしたので、優先度の高いセ ルの廃棄のみを抑制し、系切替に要する時間を短縮する ことができるという効果が得られる。

【0044】実施の形態4.図4はこの発明の実施の形 態4による交換装置の構成を示すブロック図である。図 において、32は、系切替時に廃棄しないよう優先する セルの種類を格納する優先セルテーブルである。なお、 図4におけるその他の構成要素については実施の形態3 によるものと同様であるので、その説明を省略する。

【0045】次に動作について説明する。ヘッダ検出部 31は、セルヘッダにおけるVPI(Virtual Path Ide ntifier)を検出し、そのVPI値が優先セルテーブル3 2に登録されているか否かを判断する。そしてセルカウ ンタ21Aおよびセルカウンタ21Bは、そのVPI値 が優先セルテーブル32に登録されているセルのみをカ ウントする。

【0046】なお、その他の動作については実施の形態 3によるものと同様であるので、その説明を省略する。

【0047】以上のように、この実施の形態4によれ ば、系切替制御部3による系切替時に、ヘッダのVPI が所定の値であるセルのみの送信を継続し、予備系処理 部2では、系切替制御部3による系切替時に、現用系処 理部1にバッファリングされたそのセルがなくなった 後、予備系処理部2にバッファリングされたセルの送信 を開始するようにしたので、例えば図示せぬ他の装置が CLPビットによる優先度を変更した場合でもCLPビ ットの値の変更に拘わらず、系切替時に、優先セルテー ブル32に登録されたVPIのセルのみの廃棄が抑制さ れ、系切替に要する時間を短縮することができるという 効果が得られる。

【0048】実施の形態5.この発明の実施の形態5に よる交換装置は、系切替制御部3による系切替時に、へ 値であるセルのみの送信を継続し、予備系処理部2で は、系切替制御部3による系切替時に、現用系処理部1 にバッファリングされたそのセルがなくなった後、予備 系処理部2にバッファリングされたセルの送信を開始す るようにしたものである。すなわち、実施の形態4にお ける所定のVPIのセルの代わりに優先セルテーブル3 2に所定のVCIを登録しておき、所定のVCIのセル をヘッダ検出部31により検出して、VCIに基づいて 系切替時に廃棄するセルの優先度を決定する。

【0049】以上のように、この実施の形態5によれ

ば、系切替制御部3による系切替時に、ヘッダのVCI が所定の値であるセルのみの送信を継続し、予備系処理 部2では、系切替制御部3による系切替時に、現用系処 理部1にバッファリングされたそのセルがなくなった 後、予備系処理部2にバッファリングされたセルの送信 を開始するようにしたので、例えば図示せぬ他の装置が CLPビットによる優先度を変更した場合でもCLPビ ットの値の変更に拘わらず、系切替時に、優先セルテー

ブル32に登録されたVCIのセルのみの廃棄が抑制さ 10 れ、系切替に要する時間を短縮することができるという 効果が得られる。

【0050】実施の形態6.この発明の実施の形態6に よる交換装置は、実施の形態4および実施の形態5によ るヘッダ検出部31の動作を組み合わせて、所定のVP Iであり、かつ所定のVCIであるセルを検出し、系切 替時に廃棄するセルの優先度をVPIとVCIの組み合 わせで決定するようにしたものである。

【0051】以上のように、この実施の形態6によれ ば、系切替時に廃棄する優先度をVPIとVCIの組み 20 合わせで決定するようにしたので、系切替時に廃棄する セルの優先度をより詳細に決定することができるという 効果が得られる。

【0052】なお、上記実施の形態では、ATM交換機 のATMセルスイッチング回路の二重化について説明し たが、IP交換機のIPパケット回路の二重化に本発明 を適用することもできる。その場合、IPパケットのへ ッダにおけるIPアドレス等を用いて廃棄の優先度を決 定するようにすればよい。

【0053】また、上記実施の形態では、現用系処理部 1と予備系処理部2とが同様に構成されているので、予 備系処理部2から現用系処理部1への系切替も同様に実 行することができる。

[0054]

【発明の効果】以上のように、この発明によれば、現用 系処理部では、系切替制御部による系切替時に、セルま たはパケットの受信を停止するとともに、バッファリン グされた送信すべきセルまたはパケットの送信を継続 し、受信したセルまたはパケット並びに送信したセルま たはパケットの数をカウントしてバッファリングされて ッダのVCI(Virtual Channel Identifier)が所定の 40 いる正味のセルの数をカウントし、予備系処理部では、 系切替制御部による系切替時に、セルまたはパケットの 受信を開始するとともに、現用系処理部にバッファリン グされている送信すべきセルまたはパケットのカウント 値が0になった後、予備系処理部にバッファリングされ た送信すべきセルまたはパケットの送信を開始するよう にしたので、二重化されたATMセルスイッチング回路 やIPパケットスイッチング回路の系切替の場合にバッ ファリングされたデータが廃棄されることを抑制するこ とができ、例えば音声データの場合には、雑音や音飛び 50 の発生を抑制することができるという効果がある。

【0055】また、回線障害等の理由により、ATMセ ルスイッチング回路からの送信スループットが低下した 際に、装置全体として廃棄するセルの数を低減すること ができるという効果が得られる。

【0056】この発明によれば、系切替制御部による系 切替開始時からの時間を計測するタイマを備え、タイマ の値が所定の値になると、現用系処理部の送信ゲート制 御部が送信すべきセルまたはパケットの送信を停止し、 予備系処理部の送信ゲート制御部が送信すべきセルまた 障害などの何らかの原因により現用系処理部のセル送信 が行われず、予備系処理部のセル送信が開始されない場 合にも、強制的に系切替がなされ、良好に系切替が実行 され、結果的に、廃棄するセルの数を低減することがで きるという効果がある。

【0057】この発明によれば、ヘッダ内容が所定の内 容であるセルまたはパケットのみを前記送信すべきセル またはパケットとするように構成したので、所定の種類 のセルの廃棄のみを抑制し、系切替に要する時間を短縮 することができるという効果がある。

【0058】この発明によれば、CLPビットが所定の 値であるセルのみを前記送信すべきセルとするように構 成したので、優先度の高いセルの廃棄のみを抑制し、系 切替に要する時間を短縮することができるという効果が ある。

【0059】この発明によれば、VPIが所定の値であ るセルのみを前記送信すべきセルとするように構成した ので、例えば図示せぬ他の装置がCLPビットによる優 先度を変更した場合でもCLPビットの値の変更に拘わ らず、系切替時に所定のVPIのセルのみの廃棄が抑制 30 2 系切替タイマ(タイマ)。 され、系切替に要する時間を短縮することができるとい

う効果がある。

【0060】この発明によれば、VCIが所定の値であ るセルのみを前記送信すべきセルとするように構成した ので、例えば図示せぬ他の装置がCLPビットによる優 先度を変更した場合でもCLPビットの値の変更に拘わ らず、系切替時に所定のVCIのセルのみの廃棄が抑制 され、系切替に要する時間を短縮することができるとい う効果がある。

【0061】この発明によれば、VPIおよびVCIが はパケットの送信を開始するように構成したので、回線 10 それぞれ所定の値であるセルのみを前記送信すべきセル とするように構成したので、系切替時に廃棄するセルの 優先度をより詳細に決定することができるという効果が ある。

## 【図面の簡単な説明】

【図1】 この発明の実施の形態1による交換装置の構 成を示すブロック図である。

【図2】 この発明の実施の形態2による交換装置の構 成を示すブロック図である。

【図3】 この発明の実施の形態3による交換装置の構 20 成を示すブロック図である。


【図4】 この発明の実施の形態4による交換装置の構 成を示すブロック図である。

【図5】 ATMセルの交換を二重化して実行する従来 の交換装置の構成を示すブロック図である。


#### 【符号の説明】

1 現用系処理部、2 予備系処理部、3 系切替制御 部、11 セルバッファ(第1のバッファ、第2のバッ ファ)、13 送信ゲート制御部、14 受信ゲート制 御部、21A、21B セルカウンタ (カウンタ)、2


【図1】



[図2]



【図5】



【図4】

14

【図3】

14

ヘッダ 検出部

セル カウンタ

21B~

,1 ١ 5 受信用データバス 現用系処理部 現用系処理部 送信用データバス  $\zeta^{12}$ 送信用データバス s<sup>12</sup> 13 受信用データバス 11, 11, スイッチング回路 送信ゲート 制御部 送信ゲート 制御部 スイッチング回路ATMセル セルバッファ セルバッファ 受信ゲート 制御部 受信ゲート 制御部 \ 14  $\overrightarrow{14}$ ヘッダ 検出部 優先セル テーブル ヘッダ 検出部 31 31 セル カウンタ セル カウンタ 系切替 制御部 系切替 制御部 ζ2 <sub>5</sub>2 予備系処理部 予備系処理部 13 13 スイッチング回路 スイッチング回路 送信ゲート 制御部 送信ゲート 制御部 セルバッファ セルバッファ 受信ゲート 制御部 受信ゲート 制御部

優先セル テーブル

32

21B^

ヘッダ 検出部

セル カウンタ

-9-